target/riscv: Convert RVXI branch insns to decodetree
Acked-by: Alistair Francis <alistair.francis@wdc.com> Reviewed-by: Palmer Dabbelt <palmer@sifive.com> Reviewed-by: Richard Henderson <richard.henderson@linaro.org> Signed-off-by: Bastian Koppelmann <kbastian@mail.uni-paderborn.de> Signed-off-by: Peer Adelt <peer.adelt@hni.uni-paderborn.de>
This commit is contained in:
parent
2a53cff418
commit
3cca75a6fe
|
@ -17,14 +17,33 @@
|
|||
# this program. If not, see <http://www.gnu.org/licenses/>.
|
||||
|
||||
# Fields:
|
||||
%rs2 20:5
|
||||
%rs1 15:5
|
||||
%rd 7:5
|
||||
|
||||
# immediates:
|
||||
%imm_i 20:s12
|
||||
%imm_b 31:s1 7:1 25:6 8:4 !function=ex_shift_1
|
||||
%imm_j 31:s1 12:8 20:1 21:10 !function=ex_shift_1
|
||||
%imm_u 12:s20 !function=ex_shift_12
|
||||
|
||||
# Argument sets:
|
||||
&b imm rs2 rs1
|
||||
|
||||
# Formats 32:
|
||||
@i ............ ..... ... ..... ....... imm=%imm_i %rs1 %rd
|
||||
@b ....... ..... ..... ... ..... ....... &b imm=%imm_b %rs2 %rs1
|
||||
@u .................... ..... ....... imm=%imm_u %rd
|
||||
@j .................... ..... ....... imm=%imm_j %rd
|
||||
|
||||
# *** RV32I Base Instruction Set ***
|
||||
lui .................... ..... 0110111 @u
|
||||
auipc .................... ..... 0010111 @u
|
||||
jal .................... ..... 1101111 @j
|
||||
jalr ............ ..... 000 ..... 1100111 @i
|
||||
beq ....... ..... ..... 000 ..... 1100011 @b
|
||||
bne ....... ..... ..... 001 ..... 1100011 @b
|
||||
blt ....... ..... ..... 100 ..... 1100011 @b
|
||||
bge ....... ..... ..... 101 ..... 1100011 @b
|
||||
bltu ....... ..... ..... 110 ..... 1100011 @b
|
||||
bgeu ....... ..... ..... 111 ..... 1100011 @b
|
||||
|
|
|
@ -33,3 +33,52 @@ static bool trans_auipc(DisasContext *ctx, arg_auipc *a)
|
|||
}
|
||||
return true;
|
||||
}
|
||||
|
||||
static bool trans_jal(DisasContext *ctx, arg_jal *a)
|
||||
{
|
||||
gen_jal(ctx, a->rd, a->imm);
|
||||
return true;
|
||||
}
|
||||
|
||||
static bool trans_jalr(DisasContext *ctx, arg_jalr *a)
|
||||
{
|
||||
gen_jalr(ctx, OPC_RISC_JALR, a->rd, a->rs1, a->imm);
|
||||
return true;
|
||||
}
|
||||
|
||||
static bool trans_beq(DisasContext *ctx, arg_beq *a)
|
||||
{
|
||||
gen_branch(ctx, OPC_RISC_BEQ, a->rs1, a->rs2, a->imm);
|
||||
return true;
|
||||
}
|
||||
|
||||
static bool trans_bne(DisasContext *ctx, arg_bne *a)
|
||||
{
|
||||
gen_branch(ctx, OPC_RISC_BNE, a->rs1, a->rs2, a->imm);
|
||||
return true;
|
||||
}
|
||||
|
||||
static bool trans_blt(DisasContext *ctx, arg_blt *a)
|
||||
{
|
||||
gen_branch(ctx, OPC_RISC_BLT, a->rs1, a->rs2, a->imm);
|
||||
return true;
|
||||
}
|
||||
|
||||
static bool trans_bge(DisasContext *ctx, arg_bge *a)
|
||||
{
|
||||
gen_branch(ctx, OPC_RISC_BGE, a->rs1, a->rs2, a->imm);
|
||||
return true;
|
||||
}
|
||||
|
||||
static bool trans_bltu(DisasContext *ctx, arg_bltu *a)
|
||||
{
|
||||
gen_branch(ctx, OPC_RISC_BLTU, a->rs1, a->rs2, a->imm);
|
||||
return true;
|
||||
}
|
||||
|
||||
static bool trans_bgeu(DisasContext *ctx, arg_bgeu *a)
|
||||
{
|
||||
|
||||
gen_branch(ctx, OPC_RISC_BGEU, a->rs1, a->rs2, a->imm);
|
||||
return true;
|
||||
}
|
||||
|
|
|
@ -1879,6 +1879,7 @@ static void decode_RV32_64C(DisasContext *ctx)
|
|||
{ \
|
||||
return imm << amount; \
|
||||
}
|
||||
EX_SH(1)
|
||||
EX_SH(12)
|
||||
|
||||
bool decode_insn32(DisasContext *ctx, uint32_t insn);
|
||||
|
@ -1907,17 +1908,6 @@ static void decode_RV32_64G(DisasContext *ctx)
|
|||
imm = GET_IMM(ctx->opcode);
|
||||
|
||||
switch (op) {
|
||||
case OPC_RISC_JAL:
|
||||
imm = GET_JAL_IMM(ctx->opcode);
|
||||
gen_jal(ctx, rd, imm);
|
||||
break;
|
||||
case OPC_RISC_JALR:
|
||||
gen_jalr(ctx, MASK_OP_JALR(ctx->opcode), rd, rs1, imm);
|
||||
break;
|
||||
case OPC_RISC_BRANCH:
|
||||
gen_branch(ctx, MASK_OP_BRANCH(ctx->opcode), rs1, rs2,
|
||||
GET_B_IMM(ctx->opcode));
|
||||
break;
|
||||
case OPC_RISC_LOAD:
|
||||
gen_load(ctx, MASK_OP_LOAD(ctx->opcode), rd, rs1, imm);
|
||||
break;
|
||||
|
|
Loading…
Reference in a new issue