target-m68k: allow to update flags with operation on words and bytes
Signed-off-by: Laurent Vivier <laurent@vivier.eu>
This commit is contained in:
parent
bcc098b0c2
commit
5dbb6784b7
|
@ -173,13 +173,23 @@ void cpu_m68k_flush_flags(CPUM68KState *, int);
|
||||||
enum {
|
enum {
|
||||||
CC_OP_DYNAMIC, /* Use env->cc_op */
|
CC_OP_DYNAMIC, /* Use env->cc_op */
|
||||||
CC_OP_FLAGS, /* CC_DEST = CVZN, CC_SRC = unused */
|
CC_OP_FLAGS, /* CC_DEST = CVZN, CC_SRC = unused */
|
||||||
|
CC_OP_LOGICB, /* CC_DEST = result, CC_SRC = unused */
|
||||||
|
CC_OP_LOGICW, /* CC_DEST = result, CC_SRC = unused */
|
||||||
CC_OP_LOGIC, /* CC_DEST = result, CC_SRC = unused */
|
CC_OP_LOGIC, /* CC_DEST = result, CC_SRC = unused */
|
||||||
|
CC_OP_ADDB, /* CC_DEST = result, CC_SRC = source */
|
||||||
|
CC_OP_ADDW, /* CC_DEST = result, CC_SRC = source */
|
||||||
CC_OP_ADD, /* CC_DEST = result, CC_SRC = source */
|
CC_OP_ADD, /* CC_DEST = result, CC_SRC = source */
|
||||||
|
CC_OP_SUBB, /* CC_DEST = result, CC_SRC = source */
|
||||||
|
CC_OP_SUBW, /* CC_DEST = result, CC_SRC = source */
|
||||||
CC_OP_SUB, /* CC_DEST = result, CC_SRC = source */
|
CC_OP_SUB, /* CC_DEST = result, CC_SRC = source */
|
||||||
CC_OP_CMPB, /* CC_DEST = result, CC_SRC = source */
|
CC_OP_ADDXB, /* CC_DEST = result, CC_SRC = source */
|
||||||
CC_OP_CMPW, /* CC_DEST = result, CC_SRC = source */
|
CC_OP_ADDXW, /* CC_DEST = result, CC_SRC = source */
|
||||||
CC_OP_ADDX, /* CC_DEST = result, CC_SRC = source */
|
CC_OP_ADDX, /* CC_DEST = result, CC_SRC = source */
|
||||||
|
CC_OP_SUBXB, /* CC_DEST = result, CC_SRC = source */
|
||||||
|
CC_OP_SUBXW, /* CC_DEST = result, CC_SRC = source */
|
||||||
CC_OP_SUBX, /* CC_DEST = result, CC_SRC = source */
|
CC_OP_SUBX, /* CC_DEST = result, CC_SRC = source */
|
||||||
|
CC_OP_SHIFTB, /* CC_DEST = result, CC_SRC = carry */
|
||||||
|
CC_OP_SHIFTW, /* CC_DEST = result, CC_SRC = carry */
|
||||||
CC_OP_SHIFT, /* CC_DEST = result, CC_SRC = carry */
|
CC_OP_SHIFT, /* CC_DEST = result, CC_SRC = carry */
|
||||||
};
|
};
|
||||||
|
|
||||||
|
|
|
@ -140,22 +140,63 @@ void cpu_m68k_flush_flags(CPUM68KState *env, int cc_op)
|
||||||
uint32_t dest;
|
uint32_t dest;
|
||||||
uint32_t tmp;
|
uint32_t tmp;
|
||||||
|
|
||||||
#define HIGHBIT 0x80000000u
|
#define HIGHBIT(type) (1u << (sizeof(type) * 8 - 1))
|
||||||
|
|
||||||
#define SET_NZ(x) do { \
|
#define SET_NZ(x, type) do { \
|
||||||
if ((x) == 0) \
|
if ((type)(x) == 0) { \
|
||||||
flags |= CCF_Z; \
|
flags |= CCF_Z; \
|
||||||
else if ((int32_t)(x) < 0) \
|
} else if ((type)(x) < 0) { \
|
||||||
flags |= CCF_N; \
|
flags |= CCF_N; \
|
||||||
|
} \
|
||||||
} while (0)
|
} while (0)
|
||||||
|
|
||||||
#define SET_FLAGS_SUB(type, utype) do { \
|
#define SET_FLAGS_SUB(type, utype) do { \
|
||||||
SET_NZ((type)dest); \
|
SET_NZ(dest, type); \
|
||||||
tmp = dest + src; \
|
tmp = dest + src; \
|
||||||
if ((utype) tmp < (utype) src) \
|
if ((utype) tmp < (utype) src) { \
|
||||||
flags |= CCF_C; \
|
flags |= CCF_C; \
|
||||||
if ((1u << (sizeof(type) * 8 - 1)) & (tmp ^ dest) & (tmp ^ src)) \
|
} \
|
||||||
|
if (HIGHBIT(type) & (tmp ^ dest) & (tmp ^ src)) { \
|
||||||
flags |= CCF_V; \
|
flags |= CCF_V; \
|
||||||
|
} \
|
||||||
|
} while (0)
|
||||||
|
|
||||||
|
#define SET_FLAGS_ADD(type, utype) do { \
|
||||||
|
SET_NZ(dest, type); \
|
||||||
|
if ((utype) dest < (utype) src) { \
|
||||||
|
flags |= CCF_C; \
|
||||||
|
} \
|
||||||
|
tmp = dest - src; \
|
||||||
|
if (HIGHBIT(type) & (src ^ dest) & ~(tmp ^ src)) { \
|
||||||
|
flags |= CCF_V; \
|
||||||
|
} \
|
||||||
|
} while (0)
|
||||||
|
|
||||||
|
#define SET_FLAGS_ADDX(type, utype) do { \
|
||||||
|
SET_NZ(dest, type); \
|
||||||
|
if ((utype) dest <= (utype) src) { \
|
||||||
|
flags |= CCF_C; \
|
||||||
|
} \
|
||||||
|
tmp = dest - src - 1; \
|
||||||
|
if (HIGHBIT(type) & (src ^ dest) & ~(tmp ^ src)) { \
|
||||||
|
flags |= CCF_V; \
|
||||||
|
} \
|
||||||
|
} while (0)
|
||||||
|
|
||||||
|
#define SET_FLAGS_SUBX(type, utype) do { \
|
||||||
|
SET_NZ(dest, type); \
|
||||||
|
tmp = dest + src + 1; \
|
||||||
|
if ((utype) tmp <= (utype) src) { \
|
||||||
|
flags |= CCF_C; \
|
||||||
|
} \
|
||||||
|
if (HIGHBIT(type) & (tmp ^ dest) & (tmp ^ src)) { \
|
||||||
|
flags |= CCF_V; \
|
||||||
|
} \
|
||||||
|
} while (0)
|
||||||
|
|
||||||
|
#define SET_FLAGS_SHIFT(type) do { \
|
||||||
|
SET_NZ(dest, type); \
|
||||||
|
flags |= src; \
|
||||||
} while (0)
|
} while (0)
|
||||||
|
|
||||||
flags = 0;
|
flags = 0;
|
||||||
|
@ -165,46 +206,66 @@ void cpu_m68k_flush_flags(CPUM68KState *env, int cc_op)
|
||||||
case CC_OP_FLAGS:
|
case CC_OP_FLAGS:
|
||||||
flags = dest;
|
flags = dest;
|
||||||
break;
|
break;
|
||||||
|
case CC_OP_LOGICB:
|
||||||
|
SET_NZ(dest, int8_t);
|
||||||
|
goto set_x;
|
||||||
|
break;
|
||||||
|
case CC_OP_LOGICW:
|
||||||
|
SET_NZ(dest, int16_t);
|
||||||
|
goto set_x;
|
||||||
|
break;
|
||||||
case CC_OP_LOGIC:
|
case CC_OP_LOGIC:
|
||||||
SET_NZ(dest);
|
SET_NZ(dest, int32_t);
|
||||||
|
set_x:
|
||||||
|
if (!m68k_feature(env, M68K_FEATURE_M68000)) {
|
||||||
|
/* Unlike m68k, coldfire always clears the overflow bit. */
|
||||||
|
env->cc_x = 0;
|
||||||
|
}
|
||||||
|
break;
|
||||||
|
case CC_OP_ADDB:
|
||||||
|
SET_FLAGS_ADD(int8_t, uint8_t);
|
||||||
|
break;
|
||||||
|
case CC_OP_ADDW:
|
||||||
|
SET_FLAGS_ADD(int16_t, uint16_t);
|
||||||
break;
|
break;
|
||||||
case CC_OP_ADD:
|
case CC_OP_ADD:
|
||||||
SET_NZ(dest);
|
SET_FLAGS_ADD(int32_t, uint32_t);
|
||||||
if (dest < src)
|
break;
|
||||||
flags |= CCF_C;
|
case CC_OP_SUBB:
|
||||||
tmp = dest - src;
|
SET_FLAGS_SUB(int8_t, uint8_t);
|
||||||
if (HIGHBIT & (src ^ dest) & ~(tmp ^ src))
|
break;
|
||||||
flags |= CCF_V;
|
case CC_OP_SUBW:
|
||||||
|
SET_FLAGS_SUB(int16_t, uint16_t);
|
||||||
break;
|
break;
|
||||||
case CC_OP_SUB:
|
case CC_OP_SUB:
|
||||||
SET_FLAGS_SUB(int32_t, uint32_t);
|
SET_FLAGS_SUB(int32_t, uint32_t);
|
||||||
break;
|
break;
|
||||||
case CC_OP_CMPB:
|
case CC_OP_ADDXB:
|
||||||
SET_FLAGS_SUB(int8_t, uint8_t);
|
SET_FLAGS_ADDX(int8_t, uint8_t);
|
||||||
break;
|
break;
|
||||||
case CC_OP_CMPW:
|
case CC_OP_ADDXW:
|
||||||
SET_FLAGS_SUB(int16_t, uint16_t);
|
SET_FLAGS_ADDX(int16_t, uint16_t);
|
||||||
break;
|
break;
|
||||||
case CC_OP_ADDX:
|
case CC_OP_ADDX:
|
||||||
SET_NZ(dest);
|
SET_FLAGS_ADDX(int32_t, uint32_t);
|
||||||
if (dest <= src)
|
break;
|
||||||
flags |= CCF_C;
|
case CC_OP_SUBXB:
|
||||||
tmp = dest - src - 1;
|
SET_FLAGS_SUBX(int8_t, uint8_t);
|
||||||
if (HIGHBIT & (src ^ dest) & ~(tmp ^ src))
|
break;
|
||||||
flags |= CCF_V;
|
case CC_OP_SUBXW:
|
||||||
|
SET_FLAGS_SUBX(int16_t, uint16_t);
|
||||||
break;
|
break;
|
||||||
case CC_OP_SUBX:
|
case CC_OP_SUBX:
|
||||||
SET_NZ(dest);
|
SET_FLAGS_SUBX(int32_t, uint32_t);
|
||||||
tmp = dest + src + 1;
|
break;
|
||||||
if (tmp <= src)
|
case CC_OP_SHIFTB:
|
||||||
flags |= CCF_C;
|
SET_FLAGS_SHIFT(int8_t);
|
||||||
if (HIGHBIT & (tmp ^ dest) & (tmp ^ src))
|
break;
|
||||||
flags |= CCF_V;
|
case CC_OP_SHIFTW:
|
||||||
|
SET_FLAGS_SHIFT(int16_t);
|
||||||
break;
|
break;
|
||||||
case CC_OP_SHIFT:
|
case CC_OP_SHIFT:
|
||||||
SET_NZ(dest);
|
SET_FLAGS_SHIFT(int32_t);
|
||||||
if (src)
|
|
||||||
flags |= CCF_C;
|
|
||||||
break;
|
break;
|
||||||
default:
|
default:
|
||||||
cpu_abort(CPU(cpu), "Bad CC_OP %d", cc_op);
|
cpu_abort(CPU(cpu), "Bad CC_OP %d", cc_op);
|
||||||
|
|
|
@ -428,10 +428,23 @@ static inline void gen_flush_flags(DisasContext *s)
|
||||||
s->cc_op = CC_OP_FLAGS;
|
s->cc_op = CC_OP_FLAGS;
|
||||||
}
|
}
|
||||||
|
|
||||||
static void gen_logic_cc(DisasContext *s, TCGv val)
|
#define SET_CC_OP(opsize, op) do { \
|
||||||
|
switch (opsize) { \
|
||||||
|
case OS_BYTE: \
|
||||||
|
s->cc_op = CC_OP_##op##B; break; \
|
||||||
|
case OS_WORD: \
|
||||||
|
s->cc_op = CC_OP_##op##W; break; \
|
||||||
|
case OS_LONG: \
|
||||||
|
s->cc_op = CC_OP_##op; break; \
|
||||||
|
default: \
|
||||||
|
abort(); \
|
||||||
|
} \
|
||||||
|
} while (0)
|
||||||
|
|
||||||
|
static void gen_logic_cc(DisasContext *s, TCGv val, int opsize)
|
||||||
{
|
{
|
||||||
tcg_gen_mov_i32(QREG_CC_DEST, val);
|
tcg_gen_mov_i32(QREG_CC_DEST, val);
|
||||||
s->cc_op = CC_OP_LOGIC;
|
SET_CC_OP(opsize, LOGIC);
|
||||||
}
|
}
|
||||||
|
|
||||||
static void gen_update_cc_add(TCGv dest, TCGv src)
|
static void gen_update_cc_add(TCGv dest, TCGv src)
|
||||||
|
@ -933,8 +946,7 @@ DISAS_INSN(mulw)
|
||||||
SRC_EA(env, src, OS_WORD, sign, NULL);
|
SRC_EA(env, src, OS_WORD, sign, NULL);
|
||||||
tcg_gen_mul_i32(tmp, tmp, src);
|
tcg_gen_mul_i32(tmp, tmp, src);
|
||||||
tcg_gen_mov_i32(reg, tmp);
|
tcg_gen_mov_i32(reg, tmp);
|
||||||
/* Unlike m68k, coldfire always clears the overflow bit. */
|
gen_logic_cc(s, tmp, OS_WORD);
|
||||||
gen_logic_cc(s, tmp);
|
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(divw)
|
DISAS_INSN(divw)
|
||||||
|
@ -1103,7 +1115,7 @@ DISAS_INSN(sats)
|
||||||
reg = DREG(insn, 0);
|
reg = DREG(insn, 0);
|
||||||
gen_flush_flags(s);
|
gen_flush_flags(s);
|
||||||
gen_helper_sats(reg, reg, QREG_CC_DEST);
|
gen_helper_sats(reg, reg, QREG_CC_DEST);
|
||||||
gen_logic_cc(s, reg);
|
gen_logic_cc(s, reg, OS_LONG);
|
||||||
}
|
}
|
||||||
|
|
||||||
static void gen_push(DisasContext *s, TCGv val)
|
static void gen_push(DisasContext *s, TCGv val)
|
||||||
|
@ -1228,11 +1240,11 @@ DISAS_INSN(arith_im)
|
||||||
switch (op) {
|
switch (op) {
|
||||||
case 0: /* ori */
|
case 0: /* ori */
|
||||||
tcg_gen_ori_i32(dest, src1, im);
|
tcg_gen_ori_i32(dest, src1, im);
|
||||||
gen_logic_cc(s, dest);
|
gen_logic_cc(s, dest, OS_LONG);
|
||||||
break;
|
break;
|
||||||
case 1: /* andi */
|
case 1: /* andi */
|
||||||
tcg_gen_andi_i32(dest, src1, im);
|
tcg_gen_andi_i32(dest, src1, im);
|
||||||
gen_logic_cc(s, dest);
|
gen_logic_cc(s, dest, OS_LONG);
|
||||||
break;
|
break;
|
||||||
case 2: /* subi */
|
case 2: /* subi */
|
||||||
tcg_gen_mov_i32(dest, src1);
|
tcg_gen_mov_i32(dest, src1);
|
||||||
|
@ -1250,7 +1262,7 @@ DISAS_INSN(arith_im)
|
||||||
break;
|
break;
|
||||||
case 5: /* eori */
|
case 5: /* eori */
|
||||||
tcg_gen_xori_i32(dest, src1, im);
|
tcg_gen_xori_i32(dest, src1, im);
|
||||||
gen_logic_cc(s, dest);
|
gen_logic_cc(s, dest, OS_LONG);
|
||||||
break;
|
break;
|
||||||
case 6: /* cmpi */
|
case 6: /* cmpi */
|
||||||
tcg_gen_mov_i32(dest, src1);
|
tcg_gen_mov_i32(dest, src1);
|
||||||
|
@ -1307,7 +1319,7 @@ DISAS_INSN(move)
|
||||||
dest_ea = ((insn >> 9) & 7) | (op << 3);
|
dest_ea = ((insn >> 9) & 7) | (op << 3);
|
||||||
DEST_EA(env, dest_ea, opsize, src, NULL);
|
DEST_EA(env, dest_ea, opsize, src, NULL);
|
||||||
/* This will be correct because loads sign extend. */
|
/* This will be correct because loads sign extend. */
|
||||||
gen_logic_cc(s, src);
|
gen_logic_cc(s, src, opsize);
|
||||||
}
|
}
|
||||||
}
|
}
|
||||||
|
|
||||||
|
@ -1340,7 +1352,7 @@ DISAS_INSN(clr)
|
||||||
|
|
||||||
opsize = insn_opsize(insn);
|
opsize = insn_opsize(insn);
|
||||||
DEST_EA(env, insn, opsize, tcg_const_i32(0), NULL);
|
DEST_EA(env, insn, opsize, tcg_const_i32(0), NULL);
|
||||||
gen_logic_cc(s, tcg_const_i32(0));
|
gen_logic_cc(s, tcg_const_i32(0), opsize);
|
||||||
}
|
}
|
||||||
|
|
||||||
static TCGv gen_get_ccr(DisasContext *s)
|
static TCGv gen_get_ccr(DisasContext *s)
|
||||||
|
@ -1427,7 +1439,7 @@ DISAS_INSN(not)
|
||||||
|
|
||||||
reg = DREG(insn, 0);
|
reg = DREG(insn, 0);
|
||||||
tcg_gen_not_i32(reg, reg);
|
tcg_gen_not_i32(reg, reg);
|
||||||
gen_logic_cc(s, reg);
|
gen_logic_cc(s, reg, OS_LONG);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(swap)
|
DISAS_INSN(swap)
|
||||||
|
@ -1442,7 +1454,7 @@ DISAS_INSN(swap)
|
||||||
tcg_gen_shli_i32(src1, reg, 16);
|
tcg_gen_shli_i32(src1, reg, 16);
|
||||||
tcg_gen_shri_i32(src2, reg, 16);
|
tcg_gen_shri_i32(src2, reg, 16);
|
||||||
tcg_gen_or_i32(reg, src1, src2);
|
tcg_gen_or_i32(reg, src1, src2);
|
||||||
gen_logic_cc(s, reg);
|
gen_logic_cc(s, reg, OS_LONG);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(pea)
|
DISAS_INSN(pea)
|
||||||
|
@ -1474,7 +1486,7 @@ DISAS_INSN(ext)
|
||||||
gen_partset_reg(OS_WORD, reg, tmp);
|
gen_partset_reg(OS_WORD, reg, tmp);
|
||||||
else
|
else
|
||||||
tcg_gen_mov_i32(reg, tmp);
|
tcg_gen_mov_i32(reg, tmp);
|
||||||
gen_logic_cc(s, tmp);
|
gen_logic_cc(s, tmp, OS_LONG);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(tst)
|
DISAS_INSN(tst)
|
||||||
|
@ -1484,7 +1496,7 @@ DISAS_INSN(tst)
|
||||||
|
|
||||||
opsize = insn_opsize(insn);
|
opsize = insn_opsize(insn);
|
||||||
SRC_EA(env, tmp, opsize, 1, NULL);
|
SRC_EA(env, tmp, opsize, 1, NULL);
|
||||||
gen_logic_cc(s, tmp);
|
gen_logic_cc(s, tmp, opsize);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(pulse)
|
DISAS_INSN(pulse)
|
||||||
|
@ -1506,7 +1518,7 @@ DISAS_INSN(tas)
|
||||||
|
|
||||||
dest = tcg_temp_new();
|
dest = tcg_temp_new();
|
||||||
SRC_EA(env, src1, OS_BYTE, 1, &addr);
|
SRC_EA(env, src1, OS_BYTE, 1, &addr);
|
||||||
gen_logic_cc(s, src1);
|
gen_logic_cc(s, src1, OS_BYTE);
|
||||||
tcg_gen_ori_i32(dest, src1, 0x80);
|
tcg_gen_ori_i32(dest, src1, 0x80);
|
||||||
DEST_EA(env, insn, OS_BYTE, dest, &addr);
|
DEST_EA(env, insn, OS_BYTE, dest, &addr);
|
||||||
}
|
}
|
||||||
|
@ -1531,7 +1543,7 @@ DISAS_INSN(mull)
|
||||||
tcg_gen_mul_i32(dest, src1, reg);
|
tcg_gen_mul_i32(dest, src1, reg);
|
||||||
tcg_gen_mov_i32(reg, dest);
|
tcg_gen_mov_i32(reg, dest);
|
||||||
/* Unlike m68k, coldfire always clears the overflow bit. */
|
/* Unlike m68k, coldfire always clears the overflow bit. */
|
||||||
gen_logic_cc(s, dest);
|
gen_logic_cc(s, dest, OS_LONG);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(link)
|
DISAS_INSN(link)
|
||||||
|
@ -1689,7 +1701,7 @@ DISAS_INSN(moveq)
|
||||||
|
|
||||||
val = (int8_t)insn;
|
val = (int8_t)insn;
|
||||||
tcg_gen_movi_i32(DREG(insn, 9), val);
|
tcg_gen_movi_i32(DREG(insn, 9), val);
|
||||||
gen_logic_cc(s, tcg_const_i32(val));
|
gen_logic_cc(s, tcg_const_i32(val), OS_LONG);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(mvzs)
|
DISAS_INSN(mvzs)
|
||||||
|
@ -1705,7 +1717,7 @@ DISAS_INSN(mvzs)
|
||||||
SRC_EA(env, src, opsize, (insn & 0x80) == 0, NULL);
|
SRC_EA(env, src, opsize, (insn & 0x80) == 0, NULL);
|
||||||
reg = DREG(insn, 9);
|
reg = DREG(insn, 9);
|
||||||
tcg_gen_mov_i32(reg, src);
|
tcg_gen_mov_i32(reg, src);
|
||||||
gen_logic_cc(s, src);
|
gen_logic_cc(s, src, opsize);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(or)
|
DISAS_INSN(or)
|
||||||
|
@ -1726,7 +1738,7 @@ DISAS_INSN(or)
|
||||||
tcg_gen_or_i32(dest, src, reg);
|
tcg_gen_or_i32(dest, src, reg);
|
||||||
tcg_gen_mov_i32(reg, dest);
|
tcg_gen_mov_i32(reg, dest);
|
||||||
}
|
}
|
||||||
gen_logic_cc(s, dest);
|
gen_logic_cc(s, dest, OS_LONG);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(suba)
|
DISAS_INSN(suba)
|
||||||
|
@ -1759,40 +1771,24 @@ DISAS_INSN(mov3q)
|
||||||
if (val == 0)
|
if (val == 0)
|
||||||
val = -1;
|
val = -1;
|
||||||
src = tcg_const_i32(val);
|
src = tcg_const_i32(val);
|
||||||
gen_logic_cc(s, src);
|
gen_logic_cc(s, src, OS_LONG);
|
||||||
DEST_EA(env, insn, OS_LONG, src, NULL);
|
DEST_EA(env, insn, OS_LONG, src, NULL);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(cmp)
|
DISAS_INSN(cmp)
|
||||||
{
|
{
|
||||||
int op;
|
|
||||||
TCGv src;
|
TCGv src;
|
||||||
TCGv reg;
|
TCGv reg;
|
||||||
TCGv dest;
|
TCGv dest;
|
||||||
int opsize;
|
int opsize;
|
||||||
|
|
||||||
op = (insn >> 6) & 3;
|
opsize = insn_opsize(insn);
|
||||||
switch (op) {
|
SRC_EA(env, src, opsize, -1, NULL);
|
||||||
case 0: /* cmp.b */
|
|
||||||
opsize = OS_BYTE;
|
|
||||||
s->cc_op = CC_OP_CMPB;
|
|
||||||
break;
|
|
||||||
case 1: /* cmp.w */
|
|
||||||
opsize = OS_WORD;
|
|
||||||
s->cc_op = CC_OP_CMPW;
|
|
||||||
break;
|
|
||||||
case 2: /* cmp.l */
|
|
||||||
opsize = OS_LONG;
|
|
||||||
s->cc_op = CC_OP_SUB;
|
|
||||||
break;
|
|
||||||
default:
|
|
||||||
abort();
|
|
||||||
}
|
|
||||||
SRC_EA(env, src, opsize, 1, NULL);
|
|
||||||
reg = DREG(insn, 9);
|
reg = DREG(insn, 9);
|
||||||
dest = tcg_temp_new();
|
dest = tcg_temp_new();
|
||||||
tcg_gen_sub_i32(dest, reg, src);
|
tcg_gen_sub_i32(dest, reg, src);
|
||||||
gen_update_cc_add(dest, src);
|
gen_update_cc_add(dest, src);
|
||||||
|
SET_CC_OP(opsize, SUB);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(cmpa)
|
DISAS_INSN(cmpa)
|
||||||
|
@ -1812,7 +1808,7 @@ DISAS_INSN(cmpa)
|
||||||
dest = tcg_temp_new();
|
dest = tcg_temp_new();
|
||||||
tcg_gen_sub_i32(dest, reg, src);
|
tcg_gen_sub_i32(dest, reg, src);
|
||||||
gen_update_cc_add(dest, src);
|
gen_update_cc_add(dest, src);
|
||||||
s->cc_op = CC_OP_SUB;
|
SET_CC_OP(OS_LONG, SUB);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(eor)
|
DISAS_INSN(eor)
|
||||||
|
@ -1826,7 +1822,7 @@ DISAS_INSN(eor)
|
||||||
reg = DREG(insn, 9);
|
reg = DREG(insn, 9);
|
||||||
dest = tcg_temp_new();
|
dest = tcg_temp_new();
|
||||||
tcg_gen_xor_i32(dest, src, reg);
|
tcg_gen_xor_i32(dest, src, reg);
|
||||||
gen_logic_cc(s, dest);
|
gen_logic_cc(s, dest, OS_LONG);
|
||||||
DEST_EA(env, insn, OS_LONG, dest, &addr);
|
DEST_EA(env, insn, OS_LONG, dest, &addr);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
@ -1848,7 +1844,7 @@ DISAS_INSN(and)
|
||||||
tcg_gen_and_i32(dest, src, reg);
|
tcg_gen_and_i32(dest, src, reg);
|
||||||
tcg_gen_mov_i32(reg, dest);
|
tcg_gen_mov_i32(reg, dest);
|
||||||
}
|
}
|
||||||
gen_logic_cc(s, dest);
|
gen_logic_cc(s, dest, OS_LONG);
|
||||||
}
|
}
|
||||||
|
|
||||||
DISAS_INSN(adda)
|
DISAS_INSN(adda)
|
||||||
|
@ -1923,7 +1919,7 @@ DISAS_INSN(ff1)
|
||||||
{
|
{
|
||||||
TCGv reg;
|
TCGv reg;
|
||||||
reg = DREG(insn, 0);
|
reg = DREG(insn, 0);
|
||||||
gen_logic_cc(s, reg);
|
gen_logic_cc(s, reg, OS_LONG);
|
||||||
gen_helper_ff1(reg, reg);
|
gen_helper_ff1(reg, reg);
|
||||||
}
|
}
|
||||||
|
|
||||||
|
|
Loading…
Reference in a new issue