RISC-V: Add misa.MAFD checks to translate
Add misa checks for M, A, F and D extensions and if they are not present generate illegal instructions. This improves emulation accurary for harts with a limited set of extensions. Signed-off-by: Michael Clark <mjc@sifive.com> Signed-off-by: Alistair Francis <alistair.francis@wdc.com> Reviewed-by: Richard Henderson <richard.henderson@linaro.org> Signed-off-by: Palmer Dabbelt <palmer@sifive.com>
This commit is contained in:
Michael Clark
Palmer Dabbelt
parent
db9f3fd69d
commit
d77c3401e6
|
|
@ -291,24 +291,42 @@ static void gen_arith(DisasContext *ctx, uint32_t opc, int rd, int rs1,
|
|||
tcg_gen_and_tl(source1, source1, source2);
|
||||
break;
|
||||
CASE_OP_32_64(OPC_RISC_MUL):
|
||||
if (!has_ext(ctx, RVM)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
tcg_gen_mul_tl(source1, source1, source2);
|
||||
break;
|
||||
case OPC_RISC_MULH:
|
||||
if (!has_ext(ctx, RVM)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
tcg_gen_muls2_tl(source2, source1, source1, source2);
|
||||
break;
|
||||
case OPC_RISC_MULHSU:
|
||||
if (!has_ext(ctx, RVM)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_mulhsu(source1, source1, source2);
|
||||
break;
|
||||
case OPC_RISC_MULHU:
|
||||
if (!has_ext(ctx, RVM)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
tcg_gen_mulu2_tl(source2, source1, source1, source2);
|
||||
break;
|
||||
#if defined(TARGET_RISCV64)
|
||||
case OPC_RISC_DIVW:
|
||||
if (!has_ext(ctx, RVM)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
tcg_gen_ext32s_tl(source1, source1);
|
||||
tcg_gen_ext32s_tl(source2, source2);
|
||||
/* fall through to DIV */
|
||||
#endif
|
||||
case OPC_RISC_DIV:
|
||||
if (!has_ext(ctx, RVM)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
/* Handle by altering args to tcg_gen_div to produce req'd results:
|
||||
* For overflow: want source1 in source1 and 1 in source2
|
||||
* For div by zero: want -1 in source1 and 1 in source2 -> -1 result */
|
||||
|
|
@ -340,11 +358,17 @@ static void gen_arith(DisasContext *ctx, uint32_t opc, int rd, int rs1,
|
|||
break;
|
||||
#if defined(TARGET_RISCV64)
|
||||
case OPC_RISC_DIVUW:
|
||||
if (!has_ext(ctx, RVM)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
tcg_gen_ext32u_tl(source1, source1);
|
||||
tcg_gen_ext32u_tl(source2, source2);
|
||||
/* fall through to DIVU */
|
||||
#endif
|
||||
case OPC_RISC_DIVU:
|
||||
if (!has_ext(ctx, RVM)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
cond1 = tcg_temp_new();
|
||||
zeroreg = tcg_const_tl(0);
|
||||
resultopt1 = tcg_temp_new();
|
||||
|
|
@ -364,11 +388,17 @@ static void gen_arith(DisasContext *ctx, uint32_t opc, int rd, int rs1,
|
|||
break;
|
||||
#if defined(TARGET_RISCV64)
|
||||
case OPC_RISC_REMW:
|
||||
if (!has_ext(ctx, RVM)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
tcg_gen_ext32s_tl(source1, source1);
|
||||
tcg_gen_ext32s_tl(source2, source2);
|
||||
/* fall through to REM */
|
||||
#endif
|
||||
case OPC_RISC_REM:
|
||||
if (!has_ext(ctx, RVM)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
cond1 = tcg_temp_new();
|
||||
cond2 = tcg_temp_new();
|
||||
zeroreg = tcg_const_tl(0);
|
||||
|
|
@ -396,11 +426,17 @@ static void gen_arith(DisasContext *ctx, uint32_t opc, int rd, int rs1,
|
|||
break;
|
||||
#if defined(TARGET_RISCV64)
|
||||
case OPC_RISC_REMUW:
|
||||
if (!has_ext(ctx, RVM)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
tcg_gen_ext32u_tl(source1, source1);
|
||||
tcg_gen_ext32u_tl(source2, source2);
|
||||
/* fall through to REMU */
|
||||
#endif
|
||||
case OPC_RISC_REMU:
|
||||
if (!has_ext(ctx, RVM)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
cond1 = tcg_temp_new();
|
||||
zeroreg = tcg_const_tl(0);
|
||||
resultopt1 = tcg_temp_new();
|
||||
|
|
@ -418,6 +454,7 @@ static void gen_arith(DisasContext *ctx, uint32_t opc, int rd, int rs1,
|
|||
tcg_temp_free(zeroreg);
|
||||
tcg_temp_free(resultopt1);
|
||||
break;
|
||||
do_illegal:
|
||||
default:
|
||||
gen_exception_illegal(ctx);
|
||||
return;
|
||||
|
|
@ -698,13 +735,20 @@ static void gen_fp_load(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
switch (opc) {
|
||||
case OPC_RISC_FLW:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
tcg_gen_qemu_ld_i64(cpu_fpr[rd], t0, ctx->mem_idx, MO_TEUL);
|
||||
/* RISC-V requires NaN-boxing of narrower width floating point values */
|
||||
tcg_gen_ori_i64(cpu_fpr[rd], cpu_fpr[rd], 0xffffffff00000000ULL);
|
||||
break;
|
||||
case OPC_RISC_FLD:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
tcg_gen_qemu_ld_i64(cpu_fpr[rd], t0, ctx->mem_idx, MO_TEQ);
|
||||
break;
|
||||
do_illegal:
|
||||
default:
|
||||
gen_exception_illegal(ctx);
|
||||
break;
|
||||
|
|
@ -730,11 +774,18 @@ static void gen_fp_store(DisasContext *ctx, uint32_t opc, int rs1,
|
|||
|
||||
switch (opc) {
|
||||
case OPC_RISC_FSW:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
tcg_gen_qemu_st_i64(cpu_fpr[rs2], t0, ctx->mem_idx, MO_TEUL);
|
||||
break;
|
||||
case OPC_RISC_FSD:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
tcg_gen_qemu_st_i64(cpu_fpr[rs2], t0, ctx->mem_idx, MO_TEQ);
|
||||
break;
|
||||
do_illegal:
|
||||
default:
|
||||
gen_exception_illegal(ctx);
|
||||
break;
|
||||
|
|
@ -898,15 +949,22 @@ static void gen_fp_fmadd(DisasContext *ctx, uint32_t opc, int rd,
|
|||
{
|
||||
switch (opc) {
|
||||
case OPC_RISC_FMADD_S:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fmadd_s(cpu_fpr[rd], cpu_env, cpu_fpr[rs1],
|
||||
cpu_fpr[rs2], cpu_fpr[rs3]);
|
||||
break;
|
||||
case OPC_RISC_FMADD_D:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fmadd_d(cpu_fpr[rd], cpu_env, cpu_fpr[rs1],
|
||||
cpu_fpr[rs2], cpu_fpr[rs3]);
|
||||
break;
|
||||
do_illegal:
|
||||
default:
|
||||
gen_exception_illegal(ctx);
|
||||
break;
|
||||
|
|
@ -918,15 +976,22 @@ static void gen_fp_fmsub(DisasContext *ctx, uint32_t opc, int rd,
|
|||
{
|
||||
switch (opc) {
|
||||
case OPC_RISC_FMSUB_S:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fmsub_s(cpu_fpr[rd], cpu_env, cpu_fpr[rs1],
|
||||
cpu_fpr[rs2], cpu_fpr[rs3]);
|
||||
break;
|
||||
case OPC_RISC_FMSUB_D:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fmsub_d(cpu_fpr[rd], cpu_env, cpu_fpr[rs1],
|
||||
cpu_fpr[rs2], cpu_fpr[rs3]);
|
||||
break;
|
||||
do_illegal:
|
||||
default:
|
||||
gen_exception_illegal(ctx);
|
||||
break;
|
||||
|
|
@ -938,15 +1003,22 @@ static void gen_fp_fnmsub(DisasContext *ctx, uint32_t opc, int rd,
|
|||
{
|
||||
switch (opc) {
|
||||
case OPC_RISC_FNMSUB_S:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fnmsub_s(cpu_fpr[rd], cpu_env, cpu_fpr[rs1],
|
||||
cpu_fpr[rs2], cpu_fpr[rs3]);
|
||||
break;
|
||||
case OPC_RISC_FNMSUB_D:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fnmsub_d(cpu_fpr[rd], cpu_env, cpu_fpr[rs1],
|
||||
cpu_fpr[rs2], cpu_fpr[rs3]);
|
||||
break;
|
||||
do_illegal:
|
||||
default:
|
||||
gen_exception_illegal(ctx);
|
||||
break;
|
||||
|
|
@ -958,15 +1030,22 @@ static void gen_fp_fnmadd(DisasContext *ctx, uint32_t opc, int rd,
|
|||
{
|
||||
switch (opc) {
|
||||
case OPC_RISC_FNMADD_S:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fnmadd_s(cpu_fpr[rd], cpu_env, cpu_fpr[rs1],
|
||||
cpu_fpr[rs2], cpu_fpr[rs3]);
|
||||
break;
|
||||
case OPC_RISC_FNMADD_D:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fnmadd_d(cpu_fpr[rd], cpu_env, cpu_fpr[rs1],
|
||||
cpu_fpr[rs2], cpu_fpr[rs3]);
|
||||
break;
|
||||
do_illegal:
|
||||
default:
|
||||
gen_exception_illegal(ctx);
|
||||
break;
|
||||
|
|
@ -985,30 +1064,51 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
switch (opc) {
|
||||
case OPC_RISC_FADD_S:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fadd_s(cpu_fpr[rd], cpu_env, cpu_fpr[rs1], cpu_fpr[rs2]);
|
||||
break;
|
||||
case OPC_RISC_FSUB_S:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fsub_s(cpu_fpr[rd], cpu_env, cpu_fpr[rs1], cpu_fpr[rs2]);
|
||||
break;
|
||||
case OPC_RISC_FMUL_S:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fmul_s(cpu_fpr[rd], cpu_env, cpu_fpr[rs1], cpu_fpr[rs2]);
|
||||
break;
|
||||
case OPC_RISC_FDIV_S:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fdiv_s(cpu_fpr[rd], cpu_env, cpu_fpr[rs1], cpu_fpr[rs2]);
|
||||
break;
|
||||
case OPC_RISC_FSQRT_S:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fsqrt_s(cpu_fpr[rd], cpu_env, cpu_fpr[rs1]);
|
||||
break;
|
||||
case OPC_RISC_FSGNJ_S:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_fsgnj(ctx, rd, rs1, rs2, rm, INT32_MIN);
|
||||
break;
|
||||
|
||||
case OPC_RISC_FMIN_S:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
/* also handles: OPC_RISC_FMAX_S */
|
||||
switch (rm) {
|
||||
case 0x0:
|
||||
|
|
@ -1024,6 +1124,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
case OPC_RISC_FEQ_S:
|
||||
/* also handles: OPC_RISC_FLT_S, OPC_RISC_FLE_S */
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
t0 = tcg_temp_new();
|
||||
switch (rm) {
|
||||
case 0x0:
|
||||
|
|
@ -1045,6 +1148,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
case OPC_RISC_FCVT_W_S:
|
||||
/* also OPC_RISC_FCVT_WU_S, OPC_RISC_FCVT_L_S, OPC_RISC_FCVT_LU_S */
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
t0 = tcg_temp_new();
|
||||
switch (rs2) {
|
||||
case 0: /* FCVT_W_S */
|
||||
|
|
@ -1075,6 +1181,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
case OPC_RISC_FCVT_S_W:
|
||||
/* also OPC_RISC_FCVT_S_WU, OPC_RISC_FCVT_S_L, OPC_RISC_FCVT_S_LU */
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
t0 = tcg_temp_new();
|
||||
gen_get_gpr(t0, rs1);
|
||||
switch (rs2) {
|
||||
|
|
@ -1104,6 +1213,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
case OPC_RISC_FMV_X_S:
|
||||
/* also OPC_RISC_FCLASS_S */
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
t0 = tcg_temp_new();
|
||||
switch (rm) {
|
||||
case 0: /* FMV */
|
||||
|
|
@ -1125,6 +1237,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
break;
|
||||
|
||||
case OPC_RISC_FMV_S_X:
|
||||
if (!has_ext(ctx, RVF)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
t0 = tcg_temp_new();
|
||||
gen_get_gpr(t0, rs1);
|
||||
#if defined(TARGET_RISCV64)
|
||||
|
|
@ -1137,22 +1252,37 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
/* double */
|
||||
case OPC_RISC_FADD_D:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fadd_d(cpu_fpr[rd], cpu_env, cpu_fpr[rs1], cpu_fpr[rs2]);
|
||||
break;
|
||||
case OPC_RISC_FSUB_D:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fsub_d(cpu_fpr[rd], cpu_env, cpu_fpr[rs1], cpu_fpr[rs2]);
|
||||
break;
|
||||
case OPC_RISC_FMUL_D:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fmul_d(cpu_fpr[rd], cpu_env, cpu_fpr[rs1], cpu_fpr[rs2]);
|
||||
break;
|
||||
case OPC_RISC_FDIV_D:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fdiv_d(cpu_fpr[rd], cpu_env, cpu_fpr[rs1], cpu_fpr[rs2]);
|
||||
break;
|
||||
case OPC_RISC_FSQRT_D:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_set_rm(ctx, rm);
|
||||
gen_helper_fsqrt_d(cpu_fpr[rd], cpu_env, cpu_fpr[rs1]);
|
||||
break;
|
||||
|
|
@ -1162,6 +1292,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
case OPC_RISC_FMIN_D:
|
||||
/* also OPC_RISC_FMAX_D */
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
switch (rm) {
|
||||
case 0:
|
||||
gen_helper_fmin_d(cpu_fpr[rd], cpu_env, cpu_fpr[rs1], cpu_fpr[rs2]);
|
||||
|
|
@ -1175,6 +1308,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
break;
|
||||
|
||||
case OPC_RISC_FCVT_S_D:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
switch (rs2) {
|
||||
case 1:
|
||||
gen_set_rm(ctx, rm);
|
||||
|
|
@ -1186,6 +1322,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
break;
|
||||
|
||||
case OPC_RISC_FCVT_D_S:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
switch (rs2) {
|
||||
case 0:
|
||||
gen_set_rm(ctx, rm);
|
||||
|
|
@ -1198,6 +1337,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
case OPC_RISC_FEQ_D:
|
||||
/* also OPC_RISC_FLT_D, OPC_RISC_FLE_D */
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
t0 = tcg_temp_new();
|
||||
switch (rm) {
|
||||
case 0:
|
||||
|
|
@ -1219,6 +1361,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
case OPC_RISC_FCVT_W_D:
|
||||
/* also OPC_RISC_FCVT_WU_D, OPC_RISC_FCVT_L_D, OPC_RISC_FCVT_LU_D */
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
t0 = tcg_temp_new();
|
||||
switch (rs2) {
|
||||
case 0:
|
||||
|
|
@ -1249,6 +1394,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
case OPC_RISC_FCVT_D_W:
|
||||
/* also OPC_RISC_FCVT_D_WU, OPC_RISC_FCVT_D_L, OPC_RISC_FCVT_D_LU */
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
t0 = tcg_temp_new();
|
||||
gen_get_gpr(t0, rs1);
|
||||
switch (rs2) {
|
||||
|
|
@ -1278,6 +1426,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
case OPC_RISC_FMV_X_D:
|
||||
/* also OPC_RISC_FCLASS_D */
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
switch (rm) {
|
||||
#if defined(TARGET_RISCV64)
|
||||
case 0: /* FMV */
|
||||
|
|
@ -1298,6 +1449,9 @@ static void gen_fp_arith(DisasContext *ctx, uint32_t opc, int rd,
|
|||
|
||||
#if defined(TARGET_RISCV64)
|
||||
case OPC_RISC_FMV_D_X:
|
||||
if (!has_ext(ctx, RVD)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
t0 = tcg_temp_new();
|
||||
gen_get_gpr(t0, rs1);
|
||||
tcg_gen_mov_tl(cpu_fpr[rd], t0);
|
||||
|
|
@ -1797,6 +1951,9 @@ static void decode_RV32_64G(DisasContext *ctx)
|
|||
GET_STORE_IMM(ctx->opcode));
|
||||
break;
|
||||
case OPC_RISC_ATOMIC:
|
||||
if (!has_ext(ctx, RVA)) {
|
||||
goto do_illegal;
|
||||
}
|
||||
gen_atomic(ctx, MASK_OP_ATOMIC(ctx->opcode), rd, rs1, rs2);
|
||||
break;
|
||||
case OPC_RISC_FMADD:
|
||||
|
|
@ -1835,6 +1992,7 @@ static void decode_RV32_64G(DisasContext *ctx)
|
|||
gen_system(ctx, MASK_OP_SYSTEM(ctx->opcode), rd, rs1,
|
||||
(ctx->opcode & 0xFFF00000) >> 20);
|
||||
break;
|
||||
do_illegal:
|
||||
default:
|
||||
gen_exception_illegal(ctx);
|
||||
break;
|
||||
|
|
|
|||
Loading…
Reference in a new issue