Bring TLB / PageSize handling in line with real hardware behaviour.
git-svn-id: svn://svn.savannah.nongnu.org/qemu/trunk@2341 c046a42c-6fe2-441c-8c8c-71466251a162
This commit is contained in:
parent
8e71621f78
commit
bc814401c2
|
@ -50,7 +50,7 @@ static int map_address (CPUState *env, target_ulong *physical, int *prot,
|
||||||
tlb = &env->tlb[i];
|
tlb = &env->tlb[i];
|
||||||
/* Check ASID, virtual page number & size */
|
/* Check ASID, virtual page number & size */
|
||||||
if ((tlb->G == 1 || tlb->ASID == ASID) &&
|
if ((tlb->G == 1 || tlb->ASID == ASID) &&
|
||||||
tlb->VPN == tag && address < tlb->end2) {
|
tlb->VPN == tag) {
|
||||||
/* TLB match */
|
/* TLB match */
|
||||||
n = (address >> TARGET_PAGE_BITS) & 1;
|
n = (address >> TARGET_PAGE_BITS) & 1;
|
||||||
/* Check access rights */
|
/* Check access rights */
|
||||||
|
@ -420,7 +420,6 @@ void do_interrupt (CPUState *env)
|
||||||
void invalidate_tlb (CPUState *env, int idx, int use_extra)
|
void invalidate_tlb (CPUState *env, int idx, int use_extra)
|
||||||
{
|
{
|
||||||
tlb_t *tlb;
|
tlb_t *tlb;
|
||||||
target_ulong addr;
|
|
||||||
uint8_t ASID;
|
uint8_t ASID;
|
||||||
|
|
||||||
ASID = env->CP0_EntryHi & 0xFF;
|
ASID = env->CP0_EntryHi & 0xFF;
|
||||||
|
@ -441,19 +440,8 @@ void invalidate_tlb (CPUState *env, int idx, int use_extra)
|
||||||
return;
|
return;
|
||||||
}
|
}
|
||||||
|
|
||||||
if (tlb->V0) {
|
if (tlb->V0)
|
||||||
addr = tlb->VPN;
|
tlb_flush_page (env, tlb->VPN);
|
||||||
while (addr < tlb->end) {
|
if (tlb->V1)
|
||||||
tlb_flush_page (env, addr);
|
tlb_flush_page (env, tlb->VPN + TARGET_PAGE_SIZE);
|
||||||
addr += TARGET_PAGE_SIZE;
|
|
||||||
}
|
|
||||||
}
|
|
||||||
if (tlb->V1) {
|
|
||||||
addr = tlb->end;
|
|
||||||
while (addr < tlb->end2) {
|
|
||||||
tlb_flush_page (env, addr);
|
|
||||||
addr += TARGET_PAGE_SIZE;
|
|
||||||
}
|
|
||||||
}
|
|
||||||
}
|
}
|
||||||
|
|
||||||
|
|
|
@ -387,16 +387,11 @@ static void mips_tlb_flush_extra (CPUState *env, int first)
|
||||||
static void fill_tlb (int idx)
|
static void fill_tlb (int idx)
|
||||||
{
|
{
|
||||||
tlb_t *tlb;
|
tlb_t *tlb;
|
||||||
int size;
|
|
||||||
|
|
||||||
/* XXX: detect conflicting TLBs and raise a MCHECK exception when needed */
|
/* XXX: detect conflicting TLBs and raise a MCHECK exception when needed */
|
||||||
tlb = &env->tlb[idx];
|
tlb = &env->tlb[idx];
|
||||||
tlb->VPN = env->CP0_EntryHi & (int32_t)0xFFFFE000;
|
tlb->VPN = env->CP0_EntryHi & (int32_t)0xFFFFE000;
|
||||||
tlb->ASID = env->CP0_EntryHi & 0xFF;
|
tlb->ASID = env->CP0_EntryHi & 0xFF;
|
||||||
size = env->CP0_PageMask >> 13;
|
|
||||||
size = 4 * (size + 1);
|
|
||||||
tlb->end = tlb->VPN + (1 << (8 + size));
|
|
||||||
tlb->end2 = tlb->end + (1 << (8 + size));
|
|
||||||
tlb->G = env->CP0_EntryLo0 & env->CP0_EntryLo1 & 1;
|
tlb->G = env->CP0_EntryLo0 & env->CP0_EntryLo1 & 1;
|
||||||
tlb->V0 = (env->CP0_EntryLo0 & 2) != 0;
|
tlb->V0 = (env->CP0_EntryLo0 & 2) != 0;
|
||||||
tlb->D0 = (env->CP0_EntryLo0 & 4) != 0;
|
tlb->D0 = (env->CP0_EntryLo0 & 4) != 0;
|
||||||
|
@ -467,7 +462,6 @@ void do_tlbr (void)
|
||||||
{
|
{
|
||||||
tlb_t *tlb;
|
tlb_t *tlb;
|
||||||
uint8_t ASID;
|
uint8_t ASID;
|
||||||
int size;
|
|
||||||
|
|
||||||
ASID = env->CP0_EntryHi & 0xFF;
|
ASID = env->CP0_EntryHi & 0xFF;
|
||||||
tlb = &env->tlb[env->CP0_index & (MIPS_TLB_NB - 1)];
|
tlb = &env->tlb[env->CP0_index & (MIPS_TLB_NB - 1)];
|
||||||
|
@ -479,8 +473,6 @@ void do_tlbr (void)
|
||||||
mips_tlb_flush_extra(env, MIPS_TLB_NB);
|
mips_tlb_flush_extra(env, MIPS_TLB_NB);
|
||||||
|
|
||||||
env->CP0_EntryHi = tlb->VPN | tlb->ASID;
|
env->CP0_EntryHi = tlb->VPN | tlb->ASID;
|
||||||
size = (tlb->end - tlb->VPN) >> 12;
|
|
||||||
env->CP0_PageMask = (size - 1) << 13;
|
|
||||||
env->CP0_EntryLo0 = tlb->G | (tlb->V0 << 1) | (tlb->D0 << 2) |
|
env->CP0_EntryLo0 = tlb->G | (tlb->V0 << 1) | (tlb->D0 << 2) |
|
||||||
(tlb->C0 << 3) | (tlb->PFN[0] >> 6);
|
(tlb->C0 << 3) | (tlb->PFN[0] >> 6);
|
||||||
env->CP0_EntryLo1 = tlb->G | (tlb->V1 << 1) | (tlb->D1 << 2) |
|
env->CP0_EntryLo1 = tlb->G | (tlb->V1 << 1) | (tlb->D1 << 2) |
|
||||||
|
|
Loading…
Reference in a new issue